Агаты с лома (Страница 7 из 10)

ок. Во вторник ещё днем буду ковырять плату.

Дополню: заменили ещё одну микруху, которая раздаёт !зп/!чт на блок DRAM - у неё !W на одну из половин DRAM завис в 0.
Убедились, что РУДК реагирует на команды с шины - с отладчика удавалось переключить видеорежимы.
Но из-за шума на R/!W больше проверить было почти ничего невозможно.
Обратил внимание, что таймеры по !RESET отключаются.
Так что !RES, !NMI, !IRQ в порядке.
Тактовый вроде работает нормально, но странно то, что осцилограф показывает чистый сигнал,
а логический анализатор рисует иголки на сигналах. Но это может быть из-за контактов анализатора - сыпятся они потихоньку.
--
2Дмитрий:
дальше надо опять возвращаться в буферу ШД и смотреть, что там происходит до и после reset.
Вчера в его управлении летал дикий мусор, сейчас всё должно стать чище.
На остановленном проце (до ресет) сигнал W должен быть в высоком уровне
и так распространяться на все блоки. Соответственно, буфер ШД должен быть отключен, а на ПЗУ сисмона приходить разрешение чтения и она должна быть постоянно доступна для ЦП (или хотя бы полтакта шины - ~500 нс).

Проц остановлен, ША фиксирована. Выборка тех или иных блоков зависит от того, какой адрес на ША и от состояния регистра управления ОЗУ (D8, после подачи питания д.б. весь в нулях):
0000..BFFF - доступ к ОЗУ
C000..CFFF - доступ к портам IO, а также к регионам вспомогательных ПЗУ
D000..FFFF - доступ к ПЗУ

Т.е. если адрес на ША >= F000 - то должно быть активно ПЗУ, если ниже D000 - то буфер ШД в направлении "от слотов к ЦП".

Если активен буфер ШД, то можешь проверить его побитно резистором подцепляя D0-D7 слотов к питанию и к земле через вчерашний резистор: ШД проца должна получать эти данные.

Если активно ПЗУ, то можешь убедиться, что тот байт, который запрашивает ЦП, действительно достигает его ШД. Можно свериться с дампом.

Если адреса D000..EFFF - скорее всего на ШД ЦП будет мусор, зависящий от дуновения ветра. Буфер ШД и ПЗУ будут неактивны. В этом случае тот же резистор будет легко тянуть ШД ЦП в любую сторону.

В адресах F000..FFFF будет отзываться ПЗУ (она будет дважды видна: F000.F7FF и повторно F800.FFFF).

Пощёлкай питание, возможно что ЦП будет выставлять разные адреса.

А, значит D30 все таки была дохлая.

D14 будет давать "1" на выводе 13 в 5 случаях:
1) выбран адрес не из диапазона $F000, $FFFF
2) выполняется запись
3) установлен в "0" сигнал БлПЗУ (контакт А20 в слотах)
4) в ПсевдоПЗУ установлен запрет чтения (вывод 7 D8 в "1")
5) машина переключена в режим Apple (с вывода 8 D53 приходит "1")

Если адреса A12-A15 доходят до D14 и D1.2, то первые два варианта влиять не должны. Процессор точно в первых тактах после сброса полезет читать вектор сброса из $FFFC, $FFFD.

Ну вот он и блокирует ПЗУ... Логично? ;)

А 18 вывод D6 на питание не звонится, случайно? И что на других выходах D14? Может, у нее тупо земля отвалилась?

От эмоций в ремонте нет толку. Плата не виновата в том, что ей так досталось. Считайте, что вы доктор, спасаете тяжелого пациента :)

Опять двадцать пять. A9 = 1 это режим Apple.

А расскажите, как у вас сигнал "Сброс" подается? С клавиатуры или кнопкой/перемычкой на землю?

Просто триггеры D53 ставятся один раз при включении питания. И есть вероятность, что процессор успеет дернуть за D53 и переключить режим еще до подачи сигнала сброса.
А когда есть клавиатура, сброс подается одновременно с включением питания.

Можно перемычку между ногой 4 D53 и сбросом пока поставить.

И еще надо посмотреть выходы D92.4 и D90.5. Может, там средний уровень и режим Apple сам собой ставится.

Ну, это уже больше похоже на нормальную работу прошивки. Но хорошо бы видео.

Звук правильный. Картинка - нифига неправильная. Похоже, в ОЗУ запись идет с дикими искажениями.
И похоже, на каждом проходе прошивки искажения разные. Либо там еще и номера текстовых страниц меняются.
Видно учетверение строк, это скорее всего битые D27, D28.

Кстати, D26 тоже под вопросом. Короче, "залипание" линий адреса A6, A7 дает учетверение строк, A10 - повтор верхней и нижней половин экрана. За A10 отвечает D26.
Если D27 живая, то дело может быть в замыкании между адресными входами ОЗУ. Лучше все адресные входы РУ5-х проверить на предмет замыканий.

Триггеры ПМ и ПА работали нормально, как и ресет - во вториник проверяли.
Там обвес ЦП дуркует, если ЦП не давать работать (сразу блокировать через RDY) то и ПМ и ПА правильно встают в работу. А вот остальные цепочки сброса не проверялись (регистр управления ОЗУ, например). Из-за глюков в обвесе ЦП делал что попало и быстро дощёлкивался до переключения ПМ/ПА. Там и эпл-режим включался и текст эпловский и, думаю, не только они.
Кроме того, был недоступен регистр управления сегментами ОЗУ. Без него отладочная прошивка попытается работать, но картинка может быть неопределённой. Возможно сейчас это уже починилось.

SaTaN5076: Попробуй включить плату при зажатом РЕСЕТ. И сфотографируй картинку на экране.